4

VGA timing information

Posted at 06月 2, 2010
VGA 时序信息 以下资料来自网上，版权归原作者 VGA timing information This documents tries to collect together information about standard VGA card timing details. Information form HP monitor manual Horizonal Timing Horizonal Dots 640 640 640 Vertical Scan Lines 350 400 480 Horiz. Sync Polar   ... ... ... ...   阅读更多
FPGA BOARD , Altera and Xilinx, News
0

FPGA配置电路综述

Posted at 07月 2, 2009
5.1.1 Xilinx FPGA配置电路综述 FPGA芯片是基于SRAM工艺的，不具备非易失特性，因此断电后将丢失内部逻辑配置。因此在每次上电后，都需要从外部非易失存储器中导入配置比特流。硬件配置是FPGA开发的最关键的一步，只有将HDL代码下载到FPGA芯片中，才能进而调试并最终实现相应的功能。完成FPGA配置，必须要有类似于单片机仿真器的下载电缆才能完成，典型的FPGA配置系统如图5-1所示。 图5-1 FPGA配置系统组成 在FPGA配置系统中，编程软件由FPGA提供商提供，设计人员要掌握其操作方法；下载电缆是固定的JTAG电路，只要将其连接在PC上和目标板上即可；只有目标板上   ... ... ... ...   阅读更多
FPGA BOARD , Altera and Xilinx, News
0

手持示波器的设计资料，超详细

Posted at 06月 26, 2009
手持示波器的设计资料，超详细 http://www.ourdev.cn/bbs/bbs_content.jsp?bbs_sn=3249743&bbs_page_no=1&bbs_id=3040 示波器基础知识 如何使用示波器进行测量及基础练习-示波器培训材料ourdev_426482.mht(文件大小:1.68M) (原文件名:如何使用示波器进行测量及基础练习-示波器培训材料.mht) 示波器培训材料-基础知识及使用方法一ourdev_426483.mht(文件大小:687K) (原文件名:示波器培训材料-基础知识及使用方法一.mht) 示波器培训材料-数字示波器基础知识二ou   ... ... ... ...   阅读更多
FPGA BOARD , Altera and Xilinx, News
0

FPGA RISC CPU, DDR CONTROLER , USB2.0

Posted at 06月 18, 2009
在网上下载到一些FPGA的源码，共享！ FPGA_RSIC_CPU设计文档和源码.rar Verilog实现的以太网接口.rar DDR_SDRAM控制器verilog代码及中文说明文档.rar Xilinx_sparten3E_键盘和开发板的通信和LCD的字符显示.rar Xilinx_FPGA_最小系统原理图_XC3S400_+_USB2.0.rar Technorati : DDR CONTROLER, FPGA RISC CPU, USB2.0
FPGA BOARD , Altera and Xilinx, News
0

SSP 并口

Posted at 06月 17, 2009
1. 并口SPP 1.1 历史 最初的并口设计是单向传输数据的，也就是说数据在某一时刻只能实现输入或者输出。后来IBM又开发出了一种被称为SPP(Standard Parallel Port)的双向并口技术，它可以实现数据的同时输入和输出，这样就将原来的半互动并口变成了真正的双方互动并口；Intel、Xircom 及Zenith于1991年共同推出了EPP(Enhanced Parallel Port，增强型并口)，允许更大容量数据的传输(500～1000byte/s)，其主要是针对要求较高数据传输速度的非打印机设备，例如存储设备等；紧接着EPP的推出，1992年微软和惠普联合推出了被称为EC   ... ... ... ...   阅读更多
FPGA BOARD , Altera and Xilinx, News
0

什么是ISE web pack

Posted at 06月 16, 2009
1. 我是否需要系统管理员权限才能安装ISE WebPACK? Windows2000用户必须是系统管理员或权限高的用户（power user ）才能进行注册。 如果您与第三方软件，如LeonardoSpectrum 或Model Sim XE III (MXE-III)一起使用ISE WebPACK，您需要修改注册表. 对于那些位于防火墙后，或公司有限制的人，如果您有关于代理服务器的问题，请咨询您的系统管理员。 在Red Hat Enterprise 3 Linux 上需要您以’root’登录才能成功安装 ISE WebPACK. 因为安装是在系统上安装驱动器，所以除   ... ... ... ...   阅读更多
FPGA BOARD , Altera and Xilinx, News
0

Xinlinx 各版本ISE下载地址

Posted at 06月 16, 2009
找了很久，这个比较好。 PC Service Packs9.1ihttp://download.xilinx.com/direct/webpack/91/WebPACK_SFD_91i.zip 8.2ihttp://direct.xilinx.com/direct/webpack/82/WebPACK_82i_SFD.exehttp://download.xilinx.com/direct/swhelp/ise8/82i_sp1/8_2_01i_win.exehttp://download.xilinx.com/direct/swhelp/ise8/82i_sp2/8_2_02i_win.ex   ... ... ... ...   阅读更多
FPGA BOARD , Altera and Xilinx
0

一种将异步时钟域转换成同步时钟域的方法

Posted at 06月 7, 2009
一种将异步时钟域转换成同步时钟域的方法.rar 这种方法，不错，可以借鉴。对写地址判读的地方，比较好。 Technorati : sync clock domain
FPGA BOARD , Altera and Xilinx, News